2016年台积电(中国)有限公司招聘简章

台积电介绍

台积电成立于1987年，是全球首创专业积体电路制造服务的公司。作为全球最大的晶圆代工企业的龙头，2014年营收成长25.2%，达251.8亿美元，占市场总规模53.7%，继续蝉联第一。身为专业积体电路制造服务业的创始者与领导者，台积电在提供先进的晶圆制程技术与最佳的制造效率上已建立声誉。自创立开始，持续提供客户最先进的技术及设计服务。

台积电藉由与每个客户所建立的坚实的伙伴关系，稳定地创造了强而有力的成长。全球的IC供货商因信任台积电独一无二的尖端制程技术、先锋设计服务、制造生产力与产品质量，将其产品交予台积电生产。台积电为约450个客户提供服务, 生产超过8,800种不同产品，被广泛地运用在计算机产品、通讯产品与消费类电子产品等多样应用领域。

2013年，台积电所拥有及管理的产能达到1,640万片八寸晶圆约当量。在台湾设有三座先进的十二寸超大型晶圆厂 (Fab 12, 14 & 15) 、四座八寸晶圆厂 (Fab 3, 5, 6 & 8) 、一座六寸晶圆厂 (Fab 2)，和两座后段封测厂 (advanced backend fab 1 and 2)，并拥有两家海外子公司 WaferTech 美国子公司、TSMC（中国）有限公司及其它转投资公司之八寸晶圆厂产能支持。

台积电的全球总部位于台湾新竹科学园区，在北美、欧洲、日本、中国大陆、南韩、印度等地均设有子公司或办事处，提供全球客户实时的业务和技术服务。

台积电（中国）介绍

台积电（中国）有限公司位于上海市松江经济技术开发区内，是台积电独资设立的子公司，也是其全球布局中重要的一环。台积电运用丰富的经验，协助客户排除产品由设计至最终上市的种种困难，提供客户最完整的产品解决方案，与客户建立长期深厚的伙伴关系。

台积电是全球半导体业最大且最值得信赖的晶圆制造服务伙伴，也是在中国和全世界得到最优质晶圆制造服务的最佳管道。

台积电（中国）面向国内客户，提供优质的生产、运筹及设计服务，其业务团队的触角已遍布全国。

台积电（中国）致力于开拓大陆的晶圆代工市场，增进客户在大陆及全球半导体市场的竞争力。在大陆半导体行业起积极作用，并协助大陆集成电路设计业尽速做实做强，使大陆的集成电路产业链更趋完整。

设计团队招聘2016校园招募：

2016年我们将全力扩充设计团队人员，希望大家踊跃投递简历；

招募流程：

投递简历———简历筛选———笔试/面试———录用通知———加入台积

简历投递邮箱:  my_future@tsmc.com

邮件标题：台积电设计菁英人才+职位名+学校名+专业+姓名

申请职位

IC设计工程师（IC Design Engineer）

What we do

IC设计工程师所属于设计暨技术平台，主要作为台积公司与IC设计客户之间的沟通桥梁。除了专业技术之外，IC设计工程师也负责执行与客户或内部的许多项目。

Who we work with

IC设计公司/内部研发单位/EDA供货商

Who we look for

设计暨技术平台欢迎任何兼具有创意及实做肯做的工作态度的人，加入这个特别组织。IC设计工程师不仅注重工作质量，更重要的是如何快乐、有效率地工作。

欢迎具有微电子，电子、电子科学与技术等相关领域知识的硕士含以上优秀应征者加入我们。

1. Physical Design Engineer

Job Description:
1. Be responsible for advanced chip implementation flow development, chip PPA boost, and support headquarter advanced technology for EDA router engagement.
2. ASIC block-level implementation and/or full-chip integration projects.
3. Develop IC design methodology.
Qualifications:
1. MS or PHD in CS,EE related field with experience in APR, physical verification, chip implementation, or CAD algorithm.
2. Expert in ASIC RTL-to-GDS design flow.
3. Solid skill sets of Cadence/Synsopsys/Mentor EDA tools.
4. Experience with TSMC 40nm technology.
5. Experience in implementation signoff.
6. Proven record in production tapeouts.
7. Experience in tapeout with multi-million gates count SOC design. 28nm/40nm design experience is a plus.
8. Capable of executing timing budgeting, synthesis, P&R, CTS,
timing closure, DFT, physical verification, DFM and spice simulations.
9. Experience in CAD methodology and problem solving skill.
10. Familiar with Verilog, Perl/Tcl and C/C++.
11. Good communication in English.

2. Circuit Design Engineer

Job Description:
1. Library/IP circuits design, pre/post simulation, characterization for Standard Cell, Standard I/O, SRAM, ROM, Emb-Flash, EEPROM, and other special mixed-signal/analog IP etc.
2. Work closely with layout engineer. Provide the guideline and help for physical layout floor plan, design, verification and RC extraction.
3. Wafer or package chip testing and debug.
4. Customer support.
Qualifications:
1. Good knowledge of circuits design. Experience in Std. Cell, I/O, ESD SRAM, memory compiler, non-volatile memory, charge pump, band gap and other mixed-signal/analog IP preferred.
2. Experience in Cadence/Synopsys/Mentor/Springsoft circuit and layout design/simulation/verification tools preferred.
3. Unix/Lunix system experience and Good programming skills preferred, such as C, Perl, TCL etc.
4. Device/Process/Layout/Testing related experience preferred.
5. Intelligent and excellent analysis capability.
6. Self-motivated and hard work.

3. Technology File Engineer

Job Description:
1. Work closely with process RD team to develop DRC/LVS for design readiness.
2. Provide customer support to world-wide leading design house.
3. Initial more innovation to continue optimize development efficiency.
4. Work closely with various departments (Physical design/integration/Device RD/Product/ESD) on their design requirements.
5. Work closely with EDA partner for tool qualification and methodology enhance.
Qualifications:
1. Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.
2. Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.
3. Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.
4. Ability to work across teams to drive a solution, problem solver and self-motivated.
5. The ideal candidate will have experience in DRC/LVS development.

6. MS or above in EE, CS related fields.

4. SPICE Modeling Engineer

Job Description:
1. Testkey design for SPICE modeling
2. SPICE model release for advanced and mainstream process
3. Device characterization
4. Customer support
5. Automation development on all SPICE modeling flow
Qualifications:
1. Minimum MS degree majoring in EE, Physics or Engineering related fields.
2. Related experience in semiconductor device, measurement, extraction and SPICE simulation.
3. Proficiency in programming language, such as Perl or Python or C++ or VB.Net.
4. Must be effectively bilingual in Mandarin and English.

台积职涯：

技术是台积公司的基石之一，我们提供专业集成电路制造领域中最完备的技术与服务，为全球半导体业界的客户服务，并期许成为半导体业界坚实的创新基础。此一创新基础系以台积公司多样、完备的工艺选择以及各项服务为后盾。透过与合作伙伴的密切协同合作，我们提供最完备并且通过工艺验证的组件数据库、硅知识产权，并构建了全球半导体业界最先进的设计生态环境，期望提供给客户在专业集成电路制造领域中最佳的技术支持服务。

晶彩台积：

我们相信为员工塑造一个兼顾工作与生活的优质环境，能为企业带来更多活力与成长。对台积人而言，生活的丰富和专业的成就同等重要；从食衣住行的满足到精神层面的提升，台积人在台积获得充分的照顾。

这里拥有：

完善的保险制度：我们除依法为员工缴纳五险一金外，更为员工规划了团体商业保险福利，以增加员工整体之保障。

弹性的假期制度:台积电提供优于劳动法的特别休假制度,员工到职满三个月即可享有,加上弹性的休假制度，方便员工于一年中排定假期。我们并依法给予各种假别，当同仁有请假需求时，能够更无后顾之忧。

贴心的工作环境：我们体贴并照顾同仁的工作及生活所需，在医、食、住、行、乐领域提供全方位的服务与设施，使同仁能轻松兼顾工作与生活。

在职进修补助制度:台积电鼓励同仁进修，提供员工教育训练费用补助，以利同仁参加台积电以外的相关训练课程。

扫描下方二维码,获取更多公司介绍内容.

台积电（中国）有限公司欢迎您的加入，更欢迎您分享我们的荣耀！